256 מחלק תדרים, תדר קלט 0.3~30GHz

מחלק תדרים 256 הוא מודול מעגל דיגיטלי המפחית את תדר אות הקלט ל-1/256 מהתדר המקורי שלו. מאפייניו ויישומיו הם כדלקמן:

מאפיינים:
1. מקדם חלוקת תדרים גדול
יחס חלוקת התדרים הוא 256:1, מתאים לתרחישים הדורשים הפחתת תדר משמעותית, כגון יצירת אותות בקרה בתדר נמוך משעוני תדר גבוה.
2. מבנה טריגר רב-מפלסי
בדרך כלל מורכבים ממונים בינאריים בני 8 רמות (כגון מונים של 8 סיביות), כ- 2 ^ 8=256, יש צורך לחבר מספר כפיפ-פלופים זה לזה, מה שעלול לגרום לעיכוב מדורג.
3. מחזור עבודה של פלט
מחזור העבודה של הפלט הגבוה ביותר של מונה בינארי פשוט הוא 50%, אך השלב האמצעי עשוי להיות אסימטרי. אם נדרש מחזור עבודה מלא של 50%, יש צורך בעיבוד לוגי נוסף (כגון משוב או שילוב שרשרת תדרים).
4. יציבות גבוהה
בהתבסס על תכנון מעגל דיגיטלי, יש לו דיוק תדר פלט גבוה, הוא פחות מושפע מגורמים סביבתיים כמו טמפרטורה ומתח, והוא מסתמך על יציבות אות הקלט.
5. צריכת חשמל נמוכה ואינטגרציה
לטכנולוגיית CMOS מודרנית צריכת חשמל נמוכה, קלה לשילוב ב-FPGA, ASIC או מיקרו-בקר, ותופסת פחות משאבים.

בַּקָשָׁה:
1. מערכת תקשורת
סינתזת תדרים: בלולאה נעילת פאזה (PLL), תדר היעד נוצר בשילוב עם מתנד מבוקר מתח (VCO); חלוקת תדרים באמצעות מתנד מקומי (LO) ביישומי RF מייצרת תדרים רב-ערוציים.
2. עיבוד אותות דיגיטלי
דגימה למטה: הפחתת קצב הדגימה כדי להפחית את כמות הנתונים, בשימוש בשילוב עם סינון נגד כינוי נתונים.
3. תזמון ומכשירי תזמון
בשעונים דיגיטליים ובטיימרים אלקטרוניים, מתנד הגביש (כגון 32.768kHz) מחולק ל-1Hz כדי להניע את מחוג השניות.
הפעלת עיכוב או תזמון משימות תקופתי בבקרה תעשייתית.
4. מכשירי בדיקה ומדידה
מחולל האותות מייצר אותות בדיקה בתדר נמוך או משמש כמודול מחלק תדר ייחוס עבור מד תדרים.